Tài liệu Thư viện số

Danh mục TaiLieu.VN

Đánh giá hiệu năng của chip đa nhân với các cấp cache

Bài viết trình bày việc xây dựng mô hình rút gọn, các biểu thức tính các tham số hiệu năng và sau đó tính toán các tham số hiệu năng trên cơ sở sử dụng mạng hàng đợi đóng đa lớp công việc dạng tích (MCPFCQN) với 05 tham số: Số lượng khách hàng, thời gian chờ đợi, thời gian đáp ứng, mức độ sử dụng và thông lượng.

Từ khóa: Tạp chí Khoa học và Công nghệ, Chip đa nhân, Hiệu năng của chip đa nhân, Chip đa nhân với các cấp cache, Mạng hàng đợi đóng đa lớp công việc

6 p tvs_utc2 25/11/2019 132 1

Bình luận